VSD - Physical Design Flow

Quy trình Thiết kế Vật lý VSD

VLSI - Xây dựng một con chip giống như xây dựng một thành phố!!

4.4

(3,399 đánh giá)

12,068 học viên

Giảng viên

Kunal Ghosh

Phụ đề Việt chất lượng cao Phụ đề tiếng Anh Bán chạy Đánh giá cao

50.000đ 369.000đ -86%

✓ Xem giỏ hàng và thanh toán

Bao gồm phụ đề tiếng Việt, tiếng Anh

6.5 giờ video

31 bài giảng

Truy cập vĩnh viễn

Học trên mọi thiết bị

Cập nhật: 28/04/2026

#Electronic Design Automation #Hardware Design #Semiconductor Manufacturing #Vlsi Design

Bạn sẽ học được gì

Hiểu về Quy trình Thiết kế Vật lý trong Công nghiệp

Chỉnh sửa và Phát triển Quy trình riêng theo Đặc tả

Yêu cầu

Thiết kế Số Cơ bản

Đối tượng phù hợp

Dành cho sinh viên muốn bước vào thế giới VLSI và khám phá những cách giải quyết vấn đề mới

Nội dung khóa học

8 phần • 31 bài giảng

1 Các bước Floor-Planning

2 Netlist Binding và Tối ưu Placement

3 Timing Placement và Clock Tree Synthesis

4 Clock Net Shielding

5 Route - DRC Clean - Trích xuất Parasitics - STA cuối cùng

1 Hệ số Sử dụng và Tỷ lệ Khung hình

2 Khái niệm về Pre-Placed Cells

3 Tụ điện De-coupling

4 Power Planning

5 Pin Placement và Logical Cell Placement Blockage

1 Net-list Binding và Placement

2 Tối ưu Placement bằng Wire Length và Capacitance ước tính

3 Tối ưu Placement (tiếp theo)

1 Phân tích Setup Timing và Giới thiệu về Flip-Flop Setup Time

2 Giới thiệu về Clock Jitter và Uncertainty

3 Phân tích Setup Timing với Multiple Clocks

4 Phân tích Timing Multiple Clock và Giới thiệu về Data Slew Check

5 Data Slew Check

1 Clock Tree Routing và Buffering sử dụng thuật toán H-Tree

2 Crosstalk và Clock Net Shielding

3 Static Timing Analysis với Real Clocks

4 Kết thúc phần Hold Timing Analysis

5 Phân tích Multiple Clocks Setup Timing với Real Clocks

1 Giới thiệu về Maze Routing - Thuật toán Lee

2 Kết thúc phần Thuật toán Lee

3 Design Rule Check

1 Giới thiệu về định dạng IEEE 1481 - 1999 SPEF

2 Biểu diễn SPEF của một NET

3 Biểu diễn Distributed Resistance và Capacitance trong SPEF

4 Mô tả SPEF Header, Kết luận Quy trình Thiết kế Vật lý và Bước tiếp theo !!

1 Công nghệ Giáo dục Thế hệ tiếp theo cho Quy trình Thiết kế VLSI

Giới thiệu khóa học

The course is designed in the form of micro-videos, which delivers content in the form of Info-Graphics. It is designed for self-learning and will help to polish the Industrial skills in VLSI World. This course will cover end-to-end description from basic Device Physics to Chip Design.

We have contributed anonymously to this website, just to share the part of knowledge learned all these years, with the students keen to learn the basic concepts of the Chip Design. And also shared our industrial experience to give the technological exposure of current development in chip world...