Design Verification with SystemVerilog/UVM

Kiểm tra thiết kế với SystemVerilog/UVM

Khám phá UVM trong ngôn ngữ SystemVerilog: Từ Xây dựng UVM Agents đến Kỹ thuật Phủ chức năng và Gỡ lỗi

4.6

(435 đánh giá)

5,787 học viên

Giảng viên

Cristian Slav

Phụ đề Việt chất lượng cao Phụ đề tiếng Anh Bán chạy Đánh giá cao

50.000đ 349.000đ -86%

✓ Xem giỏ hàng và thanh toán

Bao gồm phụ đề tiếng Việt, tiếng Anh

21.0 giờ video

162 bài giảng

Truy cập vĩnh viễn

Học trên mọi thiết bị

Cập nhật: 03/06/2026

#Digital Design Verification #Systemverilog #Uvm #Vlsi Design

Bạn sẽ học được gì

Kiểm tra cấp độ module bằng thư viện SystemVerilog và UVM.

Xây dựng các agent trong SystemVerilog/UVM để điều khiển và giám sát các giao diện truyền thông.

Xây dựng mô hình thanh ghi bằng UVM và kết nối nó với giao diện APB để UVM thực hiện các kiểm tra tự động trên các truy cập thanh ghi.

Xây dựng mô hình chức năng của Thiết bị cần kiểm tra (DUT) và sử dụng nó để dự đoán phản hồi chính xác mong đợi từ DUT.

Xây dựng scoreboard để tự động xác minh tất cả các đầu ra mong đợi của DUT.

Xây dựng mô hình phủ chức năng và tất cả logic cần thiết để thu thập dữ liệu phủ đó.

Xây dựng các bài kiểm tra ngẫu nhiên để xác minh tất cả các tính năng của DUT.

Cách xử lý các vấn đề đồng bộ hóa trong mô hình.

Yêu cầu

Bạn cần có hiểu biết cơ bản về mạch tích hợp số và cách chúng được mô hình hóa trong ngôn ngữ HDL như Verilog.

Không bắt buộc phải biết SystemVerilog, nhưng cần có kiến thức trước về OOP và Verilog.

Đối tượng phù hợp

Dành cho sinh viên và kỹ sư muốn học cách kiểm tra cấp độ module bằng ngôn ngữ SystemVerilog và thư viện UVM.

Nội dung khóa học

8 phần • 162 bài giảng

1 Giới thiệu

2 Kiểm tra thiết kế là gì

3 Thiết bị cần kiểm tra (DUT)

4 Kiến trúc Môi trường

5 Bắt đầu lập trình Môi trường - Bài giảng

6 Bắt đầu lập trình Môi trường - Thực hành - Thông tin

7 Bắt đầu lập trình Môi trường - Thực hành

1 Cơ sở hạ tầng APB Agent - Bài giảng

2 Cơ sở hạ tầng APB Agent - Thực hành - Thông tin

3 Cơ sở hạ tầng APB Agent - Thực hành

4 APB Driving Item - Bài giảng

5 APB Driving Item - Thực hành - Thông tin

6 APB Driving Item - Thực hành

7 Cơ chế APB Sequence - Bài giảng

8 Cơ chế APB Sequence - Thực hành - Thông tin

9 Cơ chế APB Sequence - Thực hành

10 APB Driver - Bài giảng

11 APB Driver - Thực hành - Thông tin

12 APB Driver - Thực hành

13 APB Monitor - Bài giảng

14 APB Monitor - Thực hành - Thông tin

15 APB Monitor - Thực hành

16 Kiểm tra Giao thức APB - Bài giảng

17 Kiểm tra Giao thức APB - Thực hành - Thông tin

18 Kiểm tra Giao thức APB - Thực hành

19 Phủ chức năng APB - Bài giảng

20 Phủ chức năng APB - Thực hành - Thông tin

21 Phủ chức năng APB - Thực hành

22 Xử lý Reset APB - Bài giảng

23 Xử lý Reset APB - Thực hành - Thông tin

24 Xử lý Reset APB - Thực hành

25 APB Agent - Kết luận

1 Giao thức Dữ liệu Bộ nhớ (MD)

2 Kiến trúc MD Agent

3 Cơ sở hạ tầng MD Agent - Bài giảng

4 Cơ sở hạ tầng MD Agent - Thực hành - Thông tin

5 Cơ sở hạ tầng MD Agent - Thực hành

6 Logic điều khiển Master MD - Bài giảng

7 Logic điều khiển Master MD - Thực hành - Thông tin

8 Logic điều khiển Master MD - Thực hành

9 MD Monitor - Bài giảng

10 MD Monitor - Thực hành - Thông tin

11 MD Monitor - Thực hành

12 Logic điều khiển Slave MD - Bài giảng

13 Logic điều khiển Slave MD - Thực hành - Thông tin

14 Logic điều khiển Slave MD - Thực hành

15 Kiểm tra Giao thức MD - Bài giảng

16 Kiểm tra Giao thức MD - Thực hành - Thông tin

17 Kiểm tra Giao thức MD - Thực hành

18 Phủ chức năng MD - Bài giảng

19 Phủ chức năng MD - Thực hành - Thông tin

20 Phủ chức năng MD - Thực hành

21 MD Agent - Kết luận

1 Kỹ thuật Nâng cao để Xây dựng UVM Agents - Giới thiệu

2 Cấu hình UVM Extension Agent - Bài giảng

3 Cấu hình UVM Extension Agent - Thực hành - Thông tin

4 Cấu hình UVM Extension Agent - Thực hành

5 UVM Extension Monitor - Bài giảng

6 UVM Extension Monitor - Thực hành - Thông tin

7 UVM Extension Monitor - Thực hành

8 Phủ chức năng UVM Extension - Bài giảng

9 Phủ chức năng UVM Extension - Thực hành - Thông tin

10 Phủ chức năng UVM Extension - Thực hành

11 UVM Extension Sequencer - Bài giảng

12 UVM Extension Sequencer - Thực hành - Thông tin

13 UVM Extension Sequencer - Thực hành

14 UVM Extension Driver - Bài giảng

15 UVM Extension Driver - Thực hành - Thông tin

16 UVM Extension Driver - Thực hành

17 UVM Extension Agent - Bài giảng

18 UVM Extension Agent - Thực hành - Thông tin

19 UVM Extension Agent - Thực hành

20 Gói UVM Extension - Kết luận

1 Mô hình Thanh ghi UVM - Giới thiệu

2 UVM Register Field - Bài giảng

3 UVM Register - Bài giảng

4 UVM Register Field và UVM Register - Thực hành - Thông tin

5 UVM Register Field và UVM Register - Thực hành

6 UVM Register Block - Bài giảng

7 UVM Register Block - Thực hành - Thông tin

8 UVM Register Block - Thực hành

9 Tích hợp với Bus Monitor - Bài giảng

10 Tích hợp với Bus Monitor - Thực hành - Thông tin

11 Tích hợp với Bus Monitor - Thực hành

12 Custom Register Predictor - Bài giảng

13 Custom Register Predictor - Thực hành - Thông tin

14 Custom Register Predictor - Thực hành

15 Tích hợp với Bus Sequencer - Bài giảng

16 Tích hợp với Bus Sequencer - Thực hành - Thông tin

17 Tích hợp với Bus Sequencer - Thực hành

18 Register Field Callback - Bài giảng

19 Register Field Callback - Thực hành - Thông tin

20 Register Field Callback - Thực hành

21 Mô hình Thanh ghi UVM - Kết luận

1 Mô hình hóa và Kiểm tra - Giới thiệu

2 Kiến trúc Mô hình

3 Giao diện Mô hình - Bài giảng

4 Giao diện Mô hình - Thực hành - Thông tin

5 Giao diện Mô hình - Thực hành

6 Truy cập RX không hợp lệ trong Mô hình - Bài giảng

7 Truy cập RX không hợp lệ trong Mô hình - Thực hành - Thông tin

8 Truy cập RX không hợp lệ trong Mô hình - Thực hành

9 Truy cập RX hợp lệ trong Mô hình - Bài giảng

10 Truy cập RX hợp lệ trong Mô hình - Thực hành - Thông tin

11 Truy cập RX hợp lệ trong Mô hình - Thực hành

12 Bộ đệm Trung gian trong Mô hình - Bài giảng

13 Bộ đệm Trung gian trong Mô hình - Thực hành - Thông tin

14 Bộ đệm Trung gian trong Mô hình - Thực hành

15 Logic Căn chỉnh trong Mô hình - Bài giảng

16 Logic Căn chỉnh trong Mô hình - Thực hành - Thông tin

17 Logic Căn chỉnh trong Mô hình - Thực hành

18 Bộ điều khiển TX trong Mô hình - Bài giảng

19 Bộ điều khiển TX trong Mô hình - Thực hành - Thông tin

20 Bộ điều khiển TX trong Mô hình - Thực hành

21 Kiến trúc Scoreboard

22 Giao diện Scoreboard - Bài giảng

23 Giao diện Scoreboard - Thực hành - Thông tin

24 Giao diện Scoreboard - Thực hành

25 Kiểm tra Scoreboard: Phản hồi RX - Bài giảng

26 Kiểm tra Scoreboard: Phản hồi RX - Thực hành - Thông tin

27 Kiểm tra Scoreboard: Phản hồi RX - Thực hành

28 Kiểm tra Scoreboard: TX Item - Bài giảng

29 Kiểm tra Scoreboard: TX Item - Thực hành - Thông tin

30 Kiểm tra Scoreboard: TX Item - Thực hành

31 Kiểm tra Scoreboard: IRQ - Bài giảng

32 Kiểm tra Scoreboard: IRQ - Thực hành - Thông tin

33 Kiểm tra Scoreboard: IRQ - Thực hành

34 Đồng bộ hóa Mô hình: Cờ FIFO - Bài giảng

35 Đồng bộ hóa Mô hình: Cờ FIFO - Thực hành - Thông tin

36 Đồng bộ hóa Mô hình: Cờ FIFO - Thực hành

37 Đồng bộ hóa Mô hình: Push & Pop - Bài giảng

38 Đồng bộ hóa Mô hình: Push & Pop - Thực hành - Thông tin

39 Đồng bộ hóa Mô hình: Push & Pop - Thực hành

40 Đồng bộ hóa Mô hình: IRQ Chồng chéo - Bài giảng

41 Đồng bộ hóa Mô hình: IRQ Chồng chéo - Thực hành - Thông tin

42 Đồng bộ hóa Mô hình: IRQ Chồng chéo - Thực hành

43 Phủ chức năng DUT - Bài giảng

44 Phủ chức năng DUT - Thực hành - Thông tin

45 Phủ chức năng DUT - Thực hành

46 Virtual Sequencer - Bài giảng

47 Virtual Sequencer - Thực hành - Thông tin

48 Virtual Sequencer - Thực hành

49 Mô hình hóa và Kiểm tra - Kết luận

1 Gỡ lỗi và Bài kiểm tra - Giới thiệu

2 Thông điệp UVM - Bài giảng

3 Thông điệp UVM - Thực hành - Thông tin

4 Thông điệp UVM - Thực hành

5 Giao dịch UVM

6 Kỹ thuật Gỡ lỗi: Truy tìm Nguồn gốc

7 Tổ chức Bài kiểm tra

8 Bài kiểm tra: Truy cập Thanh ghi - Bài giảng

9 Bài kiểm tra: Truy cập Thanh ghi - Thực hành - Thông tin

10 Bài kiểm tra: Truy cập Thanh ghi - Thực hành

11 Bài kiểm tra: Lưu lượng Ngẫu nhiên - Bài giảng

12 Bài kiểm tra: Lưu lượng Ngẫu nhiên - Thực hành - Thông tin

13 Bài kiểm tra: Lưu lượng Ngẫu nhiên - Thực hành

14 Bài kiểm tra: Lưu lượng RX không hợp lệ - Bài giảng

15 Bài kiểm tra: Lưu lượng RX không hợp lệ - Thực hành - Thông tin

16 Bài kiểm tra: Lưu lượng RX không hợp lệ - Thực hành

17 Gỡ lỗi và Bài kiểm tra - Kết luận

1 Các giai đoạn của một Dự án Kiểm tra

2 Lời kết

Giới thiệu khóa học

Master UVM Library & Create a Verification Environment: Comprehensive Course Overview

In this course, you'll delve into two crucial areas:

UVM Library: Uncover all its features, secrets, and how they can be applied effectively in verification environments.
Verification Environment Creation: Learn the step-by-step process of building a robust verification environment from the ground up using UVM.

Course Objectives:

Throughout this course, we'll guide you through the development of a verification environment, meticulously designed using the UVM library. Each tutorial will introduce new functionalities, demonstrating the UVM features necessary for each phase of our comprehensive project.

We'll leverage the EDA Playground platform to develop our verification environment. By the end of the course, our final project will encompass over 5000 lines of code, providing a substantial showcase of your acquired skills and knowledge.

By the end of this course, you will master:

Building UVM agents and understanding their roles
Modeling design registers using the UVM library
Setting up a Device Under Test (DUT) within a verification environment
Verifying the outputs of a DUT to ensure accuracy and functionality
Implementing functional coverage in SystemVerilog to achieve thorough verification
Writing and executing random tests to cover a wide range of scenarios
Employing advanced debugging techniques to identify and resolve issues
Exploring and utilizing hidden features of the UVM library to enhance your projects

The skills you gain from this course will not only prepare you for entry or junior-level verification engineer job interviews but will also ensure you are productive and effective from day one in your new role.