Vhdl
12 khóa học
Hiển thị 12 / 12 khóa học
High-Level Synthesis cho FPGA, Phần 2 – Mạch tuần tự
Mohammad Hosseinbady
4.6
(187)
2,384
50.000đ
1.529.000đ
-97%
Thiết kế FPGA và VHDL
Eduvance (Microchip Certified Trainer, AUP Trainer, CUA Trainer)
4.4
(312)
1,923
50.000đ
349.000đ
-86%
Hoàn chỉnh lập trình Verilog HDL kèm ví dụ và dự án
Surender Reddy T
4.0
(368)
1,456
50.000đ
999.000đ
-95%
Tổng hợp mức cao cho FPGA, Phần 3 - Nâng cao
Mohammad Hosseinbady
4.6
(94)
1,309
50.000đ
1.219.000đ
-96%