Ưu đãi trong tuần: Nhập mã UD50 giảm 50k cho đơn từ 300k!
Trang chủ
Menu

Verilog HDL Fundamentals for Digital Design and Verification

Kiến thức cơ bản về Verilog HDL cho Thiết kế và Xác minh Số

Kiến thức cơ bản về Verilog HDL cho Thiết kế và Xác minh Số

Xây dựng nền tảng ngôn ngữ Verilog vững chắc bằng cách triển khai các mạch số tổ hợp/tuần tự và testbench

4.4
(1,801 đánh giá)
8,945 học viên
Giảng viên
Ovidiu Plugariu
Phụ đề Việt chất lượng cao Phụ đề tiếng Anh Bán chạy Đánh giá cao
50.000đ 349.000đ -86%
✓ Xem giỏ hàng và thanh toán
Bao gồm phụ đề tiếng Việt, tiếng Anh
5.0 giờ video
189 bài giảng
10 bài quiz
Truy cập vĩnh viễn
Học trên mọi thiết bị
Cập nhật: 29/05/2026

Bạn sẽ học được gì

Nắm vững kiến thức cơ bản về ngôn ngữ Verilog để thiết kế các mạch số có thể tổng hợp cho ASIC/FPGA
Phân biệt các phong cách thiết kế cấu trúc/luồng dữ liệu/hành vi trong Verilog và cách thức/thời điểm sử dụng chúng trong Thiết kế và Xác minh Số
Triển khai các mạch số tổ hợp và tuần tự bằng Verilog HDL, bắt đầu từ sơ đồ nguyên lý hoặc đặc tả chức năng
Tạo và mô phỏng một testbench Verilog cho mạch số, bắt đầu từ đặc tả chức năng của nó
Quan sát hành vi của mạch số nhận tín hiệu kích thích trong testbench, sử dụng trình mô phỏng cấp công nghiệp (miễn phí cho mục đích học thuật)
Giải thích trực quan rõ ràng cho hơn 80 ví dụ mã, mạch và testbench có thể tải về, giúp bạn ghi nhớ tốt hơn và học nhanh hơn

Yêu cầu

Kiến thức cơ bản về ngôn ngữ lập trình (như C/C++/Python)
Có hứng thú với ngôn ngữ mô tả phần cứng. Bạn sẽ học mọi thứ về Verilog HDL cho Thiết kế và Xác minh trong khóa học này
Có hứng thú với vi mạch số, thiết kế và xác minh mạch số

Đối tượng phù hợp

Sinh viên Khoa học Máy tính, Điện tử, Viễn thông và Vi mạch muốn học Verilog cho dự án và bài tập trên lớp
Những người đam mê Điện tử và Vi mạch muốn học Ngôn ngữ Mô tả Phần cứng Verilog
Người mới bắt đầu khao khát trở thành Kỹ sư Thiết kế Số hoặc Kỹ sư Xác minh Chức năng
Người mới bắt đầu với vi mạch số và thiết kế mạch số tò mò về Ngôn ngữ Mô tả Phần cứng Verilog

Nội dung khóa học

12 phần • 189 bài giảng
1 Chào mừng!
2 Tổng quan khóa học
3 Verilog HDL là gì?
4 Hiểu về Các Mức độ Trừu tượng
5 Khám phá Quy trình Thiết kế Số Hiện đại
6 Hỏi & Đáp: Tôi có thể ứng tuyển việc làm sau khi học kiến thức cơ bản về Verilog không?
7 Cập nhật thông tin mới nhất!
1 Khám phá Mô phỏng Verilog
2 Cài đặt Intel Quartus Prime Lite và Modelsim
3 Hỏi & Đáp 1: Cài đặt Intel Quartus Prime Lite và Modelsim
4 Hỏi & Đáp 2: Người dùng MAC - Cài đặt Intel Quartus Prime Lite và Modelsim
5 Thời gian Thực hành - Hello World sử dụng Verilog
6 Chúc mừng!
1 Tổng quan về Kiểu dữ liệu Verilog
2 Thời gian Thực hành - Tổng và tích
3 Hỏi & Đáp 1: Thời gian Thực hành - Tổng và tích
4 Hỏi & Đáp 2: Thời gian Thực hành - Tổng và tích
5 Kiểu dữ liệu Ngôn ngữ Mô tả Phần cứng
6 Thời gian Thực hành - Nhiều thủ tục
7 Hỏi & Đáp: Thời gian Thực hành - Nhiều thủ tục
8 Giá trị Literal là gì?
9 Thời gian Thực hành - Giá trị Literal
10 Hỏi & Đáp: Thời gian Thực hành - Giá trị Literal
11 Vector trong Verilog
12 Thời gian Thực hành - Vector
13 Toán tử Verilog - Bit-wise
14 Thời gian Thực hành - Toán tử Bit-wise
15 Hỏi & Đáp: Thời gian Thực hành - Toán tử Bit-wise
16 Toán tử Verilog - Reduction
17 Thời gian Thực hành - Toán tử Reduction
18 Hỏi & Đáp: Thời gian Thực hành - Toán tử Reduction
19 Toán tử Verilog - Logical
20 Hỏi & Đáp: Toán tử Verilog - Logical
21 Thời gian Thực hành - Toán tử Logical
22 Thời gian Thực hành - Cách sử dụng Toán tử Logical
23 Hỏi & Đáp: Thời gian Thực hành - Cách sử dụng Toán tử Logical
24 Toán tử Verilog - Arithmetic
25 Thời gian Thực hành - Toán tử Arithmetic
26 Toán tử Verilog - Shift
27 Thời gian Thực hành - Toán tử Shift
28 Toán tử Verilog - Relational
29 Thời gian Thực hành - Toán tử Relational
30 Toán tử Verilog - Equality
31 Thời gian Thực hành - Toán tử Equality
32 Toán tử Verilog - Conditional
33 Thời gian Thực hành - Toán tử Conditional
34 Toán tử Verilog - Concatenation
35 Thời gian Thực hành - Toán tử Concatenation
36 Toán tử Verilog - Replication
37 Thời gian Thực hành - Toán tử Replication
38 Toán tử Verilog - Precedence
39 Thời gian Thực hành - Thứ tự ưu tiên Toán tử
40 Chúc mừng!
1 Module Verilog - Kiến thức cơ bản
2 Thời gian Thực hành - Tạo testbench đầu tiên của bạn
3 Hỏi & Đáp: Thời gian Thực hành - Tạo testbench đầu tiên của bạn
4 Hãy nhớ!
5 Kiến trúc Testbench là gì
6 Khám phá Thời gian và Dạng sóng
7 Thời gian Thực hành - Tạo Dạng sóng
1 Phong cách Thiết kế HDL là gì?
2 Thiết kế Cấu trúc Verilog
3 Thời gian Thực hành - Bộ cộng nửa bit (half adder) cấu trúc
4 Phong cách Dataflow Verilog
5 Thời gian Thực hành - Bộ cộng nửa bit (half_adder) dataflow
6 Phong cách Behavioral Verilog
7 Hãy nhớ!
8 Thời gian Thực hành - Thủ tục Initial
9 Hỏi & Đáp: Thời gian Thực hành - Thủ tục Initial
10 Thời gian Thực hành - Bộ cộng nửa bit (half_adder) behavioral
11 Thiết kế Bộ cộng đầy đủ 1 bit (full_adder)
12 Thời gian Thực hành - Bộ cộng đầy đủ (full_adder) cấu trúc
13 Hỏi & Đáp: Thời gian Thực hành - Bộ cộng đầy đủ (full_adder) cấu trúc
14 Thời gian Thực hành - Bộ cộng đầy đủ (full_adder) dataflow
15 Hỏi & Đáp: Thời gian Thực hành - Bộ cộng đầy đủ (full_adder) dataflow
16 Thời gian Thực hành - Bộ cộng đầy đủ (full_adder) behavioral
17 Thiết kế Bộ cộng đầy đủ 4 bit (4bit_full_adder)
18 Thời gian Thực hành - Bộ cộng đầy đủ 4 bit (4bit_full_adder) cấu trúc
19 Thời gian Thực hành - Bộ cộng đầy đủ 4 bit (4bit_full_adder) dataflow
20 Thời gian Thực hành - Bộ cộng đầy đủ 4 bit (4bit_full_adder) behavioral
21 Hỏi & Đáp: Thời gian Thực hành - Bộ cộng đầy đủ 4 bit (4bit_full_adder) behavioral
22 Chúc mừng!
1 Thiết kế Cấu trúc là gì?
2 Primitive có sẵn trong Verilog
3 Thời gian Thực hành - Cổng có sẵn (Built-in_gates)
4 Khám phá Bộ dồn kênh (Multiplexer)
5 Thời gian Thực hành - Bộ dồn kênh 1 bit (1bit_mux)
6 Khám phá Bộ phân kênh (Demultiplexer)
7 Thời gian Thực hành - Bộ phân kênh 1 bit (1bit_demux)
8 Bộ đệm Tri-state
9 Thời gian Thực hành - Bộ đệm tri-state
10 Cách triển khai bộ dồn kênh sử dụng bộ đệm tri-state
11 Thời gian Thực hành - Bộ dồn kênh tri-state (mux_tri-state)
12 Khám phá Bộ so sánh 1 bit (1bit Comparator)
13 Thời gian Thực hành - Bộ so sánh 1 bit (1bit_comparator)
14 Hãy nhớ!
1 Logic tổ hợp là gì?
2 Khám phá Phép gán liên tục (Continuous assignments)
3 Thời gian Thực hành - Phép gán liên tục
4 Thời gian Thực hành - Cây cộng (Adder Tree)
5 Khám phá Phép gán thủ tục (Procedural Assignments)
6 Thời gian Thực hành - Cây cộng thủ tục (Tree Adder Procedural)
7 Khám phá Bộ cộng N bit (Nbit Adder)
8 Thời gian Thực hành - Bộ cộng N bit
9 Hỏi & Đáp: Thời gian Thực hành - Bộ cộng N bit
10 Thời gian Thực hành - Bộ so sánh N bit (Nbit Comparator)
11 Phân biệt Bộ mã hóa nhị phân (binary encoder) và Bộ giải mã (decoder)
12 Thời gian Thực hành - Bộ giải mã N bit (Nbit Decoder)
13 Cách sử dụng nhiều bộ giải mã nhị phân
14 Thời gian Thực hành - Bộ giải mã nhị phân 4 sang 16 (4to16 binary Decoder)
15 Thời gian Thực hành - Bộ mã hóa 8 sang 3 (8to3 Encoder)
16 Hỏi & Đáp: Thời gian Thực hành - Bộ mã hóa 8 sang 3
17 Bộ mã hóa ưu tiên (Priority Encoder) là gì
18 Thời gian Thực hành - Bộ mã hóa ưu tiên 1 (4 sang 2)
19 Thời gian Thực hành - Bộ mã hóa ưu tiên 2 (4 sang 2)
20 Khám phá Bộ dồn kênh bus (bus Multiplexers)
21 Hỏi & Đáp: Khám phá Bộ phân kênh bus (bus Demultiplexers)
22 Thời gian Thực hành - Bộ dồn kênh 4x n bit (mux_4x_nbit)
23 Hỏi & Đáp: Thời gian Thực hành - Bộ dồn kênh 4x n bit
24 Khám phá Bộ phân kênh bus (bus Demultiplexers)
25 Thời gian Thực hành - Bộ phân kênh 4x n bit (demux_4x_nbit)
26 Làm chủ Bộ giải mã Màn hình 7 đoạn (Seven Segment Display Decoder)
27 Thời gian Thực hành - Bộ giải mã HEX 7 đoạn
28 Cách sử dụng logic số cho các phép toán số học
29 Thời gian Thực hành - Thiết kế Đơn vị Logic Số học (ALU)
30 Hãy nhớ!
1 Kiến thức cơ bản Logic Tuần tự
2 Thời gian Thực hành - Bộ tạo Xung nhịp (Clocks Generator)
3 Các loại Logic Số Tuần tự
4 Thời gian Thực hành - D_Latch
5 Thời gian Thực hành - D_Latch_reset_n
6 Hỏi & Đáp: Cách viết câu lệnh 'if ... else ...' trong Verilog
7 Kiến thức cơ bản về logic kích cạnh (edge-triggered logic)
8 Thời gian Thực hành - D_Flip_Flop_sync_rstn
9 Hỏi & Đáp: Thời gian Thực hành - D_Flip_Flop_sync_rstn
10 Thời gian Thực hành - D_Flip_Flop_async_rstn
11 Hãy nhớ!
12 Khám phá Thanh ghi dịch (Shift Register)
13 Thời gian Thực hành - Thanh ghi dịch Song song vào - Song song ra (Shift_Reg_PIPO)
14 Thời gian Thực hành - Thanh ghi dịch Nối tiếp vào - Song song ra (Shift_Reg_SIPO)
15 Thời gian Thực hành - Thanh ghi dịch Nối tiếp vào - Nối tiếp ra (Shift_Reg_SISO)
16 Thời gian Thực hành - Thanh ghi dịch Song song vào - Nối tiếp ra (Shift_Reg_PISO)
17 Thời gian Thực hành - Thanh ghi dịch Trái/Phải (Shift_Left_Right_Reg)
18 Khám phá Thanh ghi dịch có hồi tiếp tuyến tính (Linear Feedback Shift Register)
19 Thời gian Thực hành - Thanh ghi dịch có hồi tiếp tuyến tính
20 Khám phá Bộ đếm Đồng bộ (Synchronous Counters)
21 Thời gian Thực hành - Bộ đếm N bit (Nbit Counter)
22 Thời gian Thực hành - Bộ đếm lên/xuống N bit (Nbit up/down Counter)
23 Thời gian Thực hành - Bộ đếm Modulo_N (Modulo_N Counter)
24 Khám phá Bộ chia Tần số Số (Digital Frequency Dividers)
25 Thời gian Thực hành - Bộ chia Xung nhịp N bit (Clock Divider Nbit)
26 Hỏi & Đáp: Thời gian Thực hành - Bộ chia Xung nhịp N bit
27 Thời gian Thực hành - Bộ chia Xung nhịp cho 3 (Clock Divider by 3)
28 Hỏi & Đáp 1: Thời gian Thực hành - Bộ chia Xung nhịp cho 3
29 Hỏi & Đáp 2: Thời gian Thực hành - Bộ chia Xung nhịp cho 3
30 Hỏi & Đáp 3: Thời gian Thực hành - Bộ chia Xung nhịp cho 3
31 Hỏi & Đáp: Sự khác biệt giữa câu lệnh Blocking và
1 Verilog Functions Basics
2 Action Time - Verilog Functions1
3 Action Time - Verilog Functions2
4 Discover Verilog Recursive Functions
5 Action Time - Verilog Functions Factorial
6 Action Time - Verilog Functions Fibonacci
7 Action Time - Nbit Comparator Function
8 Verilog Tasks Basics
9 Action Time - Verilog Tasks Distance Conversion
10 Action Time - Verilog Tasks Control Shift Reg
11 Why our code looks like software
12 Action Time - Shift Reg PIPO buggy
13 Discover Automated Verification
14 Action Time - ALU self-checking testbench
1 Basics of Semiconductor Memory
2 Action Time - Single Port Async Read SRAM
3 Action Time - Single Port Sync Read SRAM
4 Action Time - Dual Port Async Read SRAM
5 Thực hành - Đọc ROM đồng bộ cổng đơn
1 Tìm hiểu về Máy trạng thái hữu hạn
2 Thực hành - Cổng soát vé tàu điện ngầm (Máy Mealy FSM)
3 Thực hành - Đèn tín hiệu đặc biệt (Máy Mealy FSM)
4 Kiến thức cơ bản về Bộ dò chuỗi
5 Thực hành - Bộ dò chuỗi KHÔNG chồng lấn
6 Thực hành - Bộ dò chuỗi CÓ chồng lấn
7 Mẫu máy Mealy FSM trong Verilog
1 Tìm hiểu mạch Hàng đợi FIFO
2 Thực hành - FIFO đồng bộ
3 Thực hành - Máy trạng thái chuyển dữ liệu
4 Kiến thức cơ bản về Mã hóa dữ liệu
5 Thực hành - Thiết kế Mã dòng
6 Chúc mừng bạn đã hoàn thành!

Giới thiệu khóa học

Are you a beginner or an enthusiastic hobbyist interested in digital circuits design using the Verilog Hardware Description Language? Did you try to learn Verilog HDL before, but found it very challenging? Are you curious if you have what it takes to become a digital chip designer or a functional verification engineer? Then you're in the right place!

Verilog Hardware Description Language easy as A,B,C

You'll learn the basics of digital circuits theory and we'll focus most of our energy on implementing practical coding examples with real digital circuits using Verilog. You will graduate this course with a strong foundation in Verilog HDL for both Digital Design and Functional Verification.

From the Digital Design perspective, you'll be able to:

  • start from a digital circuit diagram / schematic and implement synthesizable Verilog code for ASIC / FPGA

  • start from a functional description and implement synthesizable Verilog code for ASIC / FPGA

From the Functional Verification perspective, you'll be able to:

  • understand a functional description of a digital circuit and create stimuli for it

  • implement a self-checking testbench to validate the functionality of a digital circuit

You will easily differentiate between different Verilog coding styles (structural, dataflow, behavioral) and how to use them to design synthesizable digital circuits. You'll see just how easy modeling digital circuits using Verilog is!

At the end of the course you'll master Verilog industry-level coding techniques to get the best results for digital design or verification.

Learn how to use an industry-level Verilog HDL simulator

Simulations are a critical part in designing modern digital chips, thus you will install and learn how to use Modelsim - Intel FPGA Edition (free version for academic purpose).  You will be able to create projects, simulate your Verilog code, and interpret the outputs using an world-class simulator.

Course Overview

This course is tailored for beginners who are interested in digital microelectronics, digital circuit design and verification. The course contains more than 158 bite-sized lectures out of which more than half are hands-on exercises labeled Action Time. Each Action Time has downloadable resources which you can simulate immediately using Modelsim. Most of these sections also contain challenges for you, so you'll write extra code that extends beyond the initial functionality.

Your first Verilog examples will be similar to a normal programming language (like C) to learn the operators, and, step-by-step, we'll advance together to the Hardware Description Language constructs, where Verilog procedures execute in parallel.

You'll learn how to use Verilog for combinational and sequential logic and how to combine the Structural / Dataflow / Behavioral coding styles to obtain digital circuits with a specific functionality. Your circuits will get more complex as you advance, some of them being composed of a hierarchy of sub-circuits.

Verilog combinational circuits you will implement during the course :  logic gates, adders, comparator, binary encoder / decoder, priority encoder, multiplexers / de-multiplexers, seven segment display decoder, Arithmetical Logical Unit (ALU), etc...

Verilog sequential circuits you will implement during the course: flip-flops, latches, shift registers (PIPO, PISO, SIPO, SISO), Linear Feedback Shift Registers, synchronous counters, frequency dividers, Sequence Detector etc...

Next, you'll experiment with Verilog functions and tasks and how to use them in testbenches and design. 

In the final chapters you will design memories (SRAM and ROM), Finite State Machines, and more complex circuits like a FIFO and even a data encryption module.

A workflow with destination SUCCESS!

  1. We start from real engineering problems and understand how a digital circuit solves that problem.

  2. You are presented a real digital circuit, how it is used in the real world, then how to model and test it using Verilog.

  3. You simulate it using Modelsim, and next I walk you through the results interpretation.

We do this process together every single time....  I explain the story behind the Verilog code so that, at the end of the course, you will be able to write the Verilog code behind the story.

Why learn Verilog HDL?

Chances are more than 50% that all the chips in the devices around you were designed with Verilog.

Working as a Digital Design or a Functional Verification engineer means to design today the technologies of tomorrow. This translates into having an exciting and challenging job with a great impact in the world. Since less than 2% of engineers choose this path and the semiconductor industry has never been busier, I'm pretty sure you will find yourself a good place in it.

Verilog is a good foundation for learning SystemVerilog, which is a very popular object-oriented design and verification language in the semiconductor industry.

Why did I create this course?

As an engineering student, I found it quite challenging to learn Verilog because it has a very steep learning curve and you need lots of know-how to be able to run even a simple example. Because of this, most students give up learning Verilog for a career in Digital Design or Verification and this also negatively impacts their academic results.

After 10+ years of industry experience, thousands of hours in Verilog, and academic research, I feel I've found the missing puzzle pieces that I didn't have back in the days. This course will show you the beauty and simplicity of digital circuits design using Verilog!

Ready? Set... GO!

Thank you for your interest in Verilog HDL for Digital Circuits Design and Functional Verification!

Ready to embark on your journey in mastering the basics of Verilog HDL for digital design and verification? Let's start this wonderful adventure!

Khóa học liên quan

Khám phá thêm các khoá học cùng chủ đề

Hiển thị tất cả khoá học Hardware Description Languages
Hiển thị tất cả khoá học Verilog Hdl
Zalo
Tôi có thể tư vấn khoá học cho bạn 😊