Hands-On ZYNQ: Mastering AXI4 Bus Protocol

Thực Hành ZYNQ: Thành Thạo Giao Thức Bus AXI4

Viết mã Verilog và C để triển khai giao thức bus AXI4 trên FPGA ZYNQ

4.2

(195 đánh giá)

1,776 học viên

Giảng viên

Erwin Ouyang

Phụ đề Việt chất lượng cao Phụ đề tiếng Anh Bán chạy Đánh giá cao

50.000đ 399.000đ -87%

✓ Xem giỏ hàng và thanh toán

Bao gồm phụ đề tiếng Việt, tiếng Anh

3.5 giờ video

20 bài giảng

Truy cập vĩnh viễn

Học trên mọi thiết bị

Cập nhật: 30/05/2026

#Axi Bus Protocol #Embedded Systems #Fpga Development #Zynq Soc

Bạn sẽ học được gì

Sử dụng IP Core của Xilinx dựa trên AXI4

Tạo IP Core dựa trên AXI4 của riêng bạn từ đầu

Tạo IP Core Tăng Tốc Phần Cứng dựa trên AXI4 (nghiên cứu trường hợp GCD)

Tạo IP Core Bộ Thu Phát dựa trên AXI4 (nghiên cứu trường hợp UART)

Yêu cầu

Kiến thức cơ bản về Hệ thống Số

Có kinh nghiệm lập trình HDL (Verilog) và C/C++

Vivado WebPACK (miễn phí) phiên bản 2016.04 (đề xuất) hoặc cao hơn

Bảng phát triển ZYBO (hoặc các bảng ZYNQ khác)

Đối tượng phù hợp

Sinh viên hoặc kỹ sư đang làm việc trong lĩnh vực Embedded hoặc thiết kế SoC

Sinh viên hoặc kỹ sư đã có kiến thức về HDL (Verilog) và C/C++ nhưng mới tìm hiểu về giao thức bus AXI4

Sinh viên hoặc kỹ sư đã sử dụng ZYNQ và muốn tạo IP Core riêng với giao thức bus AXI4

Nội dung khóa học

8 phần • 20 bài giảng

1 Giới thiệu

2 Cài đặt Vivado

1 ===== Phần I: Sử dụng IP Core AXI4 của Xilinx =====

1 Tạo Thiết kế Phần cứng

2 Kiểm tra Thiết kế Phần cứng bằng XMD

3 Tạo Chương trình C

4 Thêm IP Core Logic Analyzer Nội bộ

5 Gỡ lỗi Thiết kế Phần cứng

1 Mô phỏng IP Core của Xilinx

2 Tạo Thiết kế Phần cứng

3 Tạo Chương trình C

1 ===== Phần II: Tạo IP Core AXI4 từ Đầu =====

1 Tạo Shift Register bằng Verilog

2 Tạo Giao diện AXI4-Lite bằng Verilog

3 Tạo Thiết kế Phần cứng và Chương trình C

1 Tạo AXI4-Stream Multiplier bằng Verilog

2 Tạo Giao diện AXI4-Lite sang AXI4-Stream bằng Verilog

3 Tạo Giao diện AXI4-Stream sang AXI4-Lite bằng Verilog

4 Tạo Thiết kế Phần cứng và Chương trình C

1 Từ Verilog cơ bản đến giao diện Zynq và mô hình Google TPU thu nhỏ

Giới thiệu khóa học

Note: Take this course if you want save money in training costs of similar contents. The Official Xilinx Traning Courses cost typically from 600 USD to 4000 USD. This course is not only teaches the Zynq Processing System (PS) but also the Programmable Logic (FPGA), and the interface between them.

Published (20 Apr 2019): The GCD accelerator and UART sections will be added later, and the course price will be increased, when those sections are added.

Update 1 (22 Apr 2019): English Subtitles/CCs are enabled for this course

Update 2 (02 Jan 2020): Add bonus lecture.

What is AXI?

Advanced eXtensible Interface (AXI) is an industry-standard, system bus for the connection between CPU and peripheral in System-on-Chip (SoC) design. Today AXI version 4 (AXI4) is used in many SoC that use ARM Cortex-A processors, such as Qualcomm Snapdragon, Samsung Exynos, Broadcom (used on Raspberry Pi), and many more.

What is ZYNQ?
ZYNQ is actually a SoC, not just a FPGA, because ZYNQ consists of hard processor system (ARM Cortex-A9) and programmable logic (Xilinx 7-series FPGA, equivalent to Artix-7 FPGA). The ZYNQ device enables the implementation of custom logic such as hardware accelerator in combination with software that runs on the ARM Cortex-A9. ZYNQ can also run Linux OS, which makes this device like the popular Raspberry Pi, but with FPGA inside.

This course is based on hands-on laboratory with a lot of examples. Sample codes are provided for every project in this courses.

You will receive a certificate of completion when finishing this course. There is also Udemy 30 Day Money Back Guarantee, if you are not satisfied with this course.

So, click the course button and see you inside the course.